数电实验
输入“/”快速插入内容
数电实验
数电实验
用户6314用户63141月24日修改
三个实验报告参考
操作考试25真题
考试说明：
考试可以带资料，小红书搜索 momo学姐，有相关开卷资料总结
卷a
答案：192异步置数遇到9置数为2（由于192的异步置数性质，遇到9立刻置数，期间不会显示9，若是同步置数161芯片，则需遇到8产生置数信号，8的二进制是1000，则用Q3取非后接入LD）192置数，9的二进制为1001，则Q3和Q0与非后接入LD，则可实现置数
卷b
代码块
module counter_module (
input wire CP, // 时钟信号 (2Hz)
input wire LDn, // 异步置数信号，低电平有效
output reg [3:0] out // 4位计数输出
);
always @(posedge CP or negedge LDn) begin
if (!LDn) begin
out <= 4'd6; // 异步置数为 6
end else begin
if (out >= 4'd8) // 增加容错性，若达到或超过8则清零
out <= 4'd0;
else
out <= out + 1'b1;
end
end
endmodule
然后根据这个Verilog代码实现他的功能，标明元件型号，参数，引脚名称，引脚数字，简述电路的工作原理
计数器 CP 端改用 1000 Hz 数字方波信号，利用示波器观察 CP 信号和计数器输出信号的时序关系。记录
、
、
、
、
信号的波形，并写出观察波形的操作步骤（包括信号先后所接的通道号、触发设置等）。
答案：可使用74ls192，LDn低电平异步置数为6，遇到8产生同步清零的信号，具体可查询原理图
往年真题可参考
数电实验.pdf
34.10MB